-
0 引言
-
在电路板卡的设计实现过程中，板卡测试越来越受到重视。传统的板卡测试方法通常是利用定制或商用的测试设备对电路板卡进行人工点测[1]。传统方法测试效率低、成本高，不能满足目前大规模板卡的测试需求。而且，目前常用的测试设备通用性和普适性较差，往往仅适用于某一专用板卡，定制化严重，功能相对固化，接口种类单一，运行维护困难。如需开展多类型板卡的测试，往往需要多台测试设备配合，测试系统复杂度高。
-
目前板卡测试系统的控制器主要采用单片机、DSP、ARM、FPGA等处理芯片[2-3]。单片机结构简单，程序开发容易，但多采用串行操作，处理速度慢；DSP的数据处理及运算能力强，但接口通用性相对较差；ARM有操作系统和软件体系的配套支持，这方面相比其他控制器具有先天的优势，但数据处理及运算能力弱，可扩展性较差；FPGA集成度高，逻辑资源丰富，处理频率高，有高速接口，设计灵活，但软件开发升级维护不易。
-
针对上述控制器的不足之处，本文开展基于ZYNQ芯片的通用板卡数字测试系统设计。该测试系统以ZYNQ芯片XC7Z045-FFG900[4]为主控制器，主控制器包含处理系统（PS）和可编程逻辑（PL）。PS集成了两个ARM CortexTM-A9处理器、存储器及其他外设接口，PL就是常用的FPGA。利用ZYNQ芯片的高速并行处理和可编程能力，可以提高板卡测试系统的开放性与通用性。
-
1 通用板卡测试系统构架
-
基于ZYNQ芯片的通用板卡测试系统构架如图1所示。测试系统主要包括电源模块、时钟模块、接口电路、模数/数模转换（AD/DA）模块、Flash存储模块、以太网通信模块，以及ZYNQ芯片的PL与PS软件模块等。
-
图1 基于ZYNQ芯片的通用板卡测试系统构架
-
XC7Z045-FFG900的存储器为：两片Flash芯片S25FL128SAGMFIR01，总容量为256Mbit；两片DDR3芯片MT41K256M16HA-125，总容量为4 Gbit。这两类存储器可以实现大容量缓存与存储，满足了测试系统对高带宽、高存储深度、高速数据读写的要求。
-
AD/DA模块用于实现信号的采集和输出。AD模块采用两片AD7606，AD7606的采样通道数为8，通道输入电压范围为-10~+10 V，采样率为200 kHz，采样位数为16 bit。DA模块采用一片AD5360BSTZ，AD5360BSTZ有16路输出，每路输出电压范围为-10~+10 V，转换位数为16 bit。AD/DA模块与上位机相连，可以实现测试数据的快速自动对比，节省了测试时间。
-
通用测试系统集成了GPIO、AD/DA、RS422、RS232、LVDS、CAN等模块，同时加入了以太网口和SD卡，便于嵌入式系统的应用。该系统采用400芯板间高速连接器，可用于子板的扩展；利用以太网可实现数据至上位机的快速上传。该测试系统具有通用性强、便携性高、传输速度快、支持热插拔、可独立供电、可扩展性强以及功耗低的优点，与传统测试系统相比，其性能有显著提升。
-
通用测试系统采用Labview软件开发上位机的测试参数配置程序，并可以实现板卡测试参数的实时显示，同时还支持测试程序的在线升级。通用测试系统的硬件和软件均进行通用化设计，实现了整个测试系统的小型化、通用化、高性能和低功耗。该测试系统具有很强的实用性，也符合高性能和通用性的产品设计理念。
-
2 接口与电源设计
-
2.1 多类型接口设计
-
通用测试系统除了可以测试RS422、CAN、GPIO等通信接口外，还应具备大容量数据的高速处理和上传功能。
-
通用测试系统采用8片MAX3490芯片实现RS422通信，采用1片USB转UART的CP2102芯片实现RS232通信，设置RS232串口用于待测板卡与计算机及其他扩展外设通信，采用ADM3053芯片实现CAN通信，采用2片SN65LV1224芯片实现LVDS数据接收，利用千兆以太网端口芯片RTL8211E-VL-CG的IP核实现高速数据传输[5-6]。通用测试系统还预留了用于FPGA、DSP、CPLD程序下载的PCIe接口，而无需采用JTAG接口进行程序下载。
-
2.2 低噪声电压源设计
-
对高速、高精度测试系统来说，低噪声稳压电源的设计尤为重要。不合理的电源设计可能会使芯片引脚端产生大量噪声，这将导致高速数据在传输过程中产生误码，或导致时钟传输延时的增加，使得时钟输出频率不准确[7]。当芯片引脚上的电流发生波动时，电源分配网络上的电压也会产生波动，从而引起芯片引脚端的电压变化。因此，为了保证测量结果的准确性，必须保证电源输出电压有足够高的精度，这要求电源噪声低、纹波小，且输出到芯片电源引脚端的电压稳定。
-
（1） 电源分配网络设计
-
在测试系统工作过程中，各电路模块电压的幅度和精度要求不同，需要使用稳压和分压模块进行处理。本测试系统采用12V直流供电，由于输入电源电压和芯片需求电压之间的压差较大，需要使用降压模块将12V电压转成较低的电压供芯片使用。系统先采用直流转直流（DC-DC）模块降压后，再使用低压差线性电源稳压器（LDO）进行电压调整，隔离并降低开关电源噪声，抑制电源纹波，提高芯片引脚端的电压稳定性。
-
根据测试系统需求，电源电路采用开关电源与线性稳压器结合的方式。ZYNQ芯片的供电电压为1.0，1.5，1.8，3.3 V，DDR3芯片需要提供0.75，1.50 V的电压才能正常工作。充分考虑芯片的工作电流和电源噪声等指标，选用DC-DC芯片LTM4644和LDO芯片TPS74401、TPS51200提供相应的电压。LTM4644是一款开关型直流降压芯片，其输入电压范围为4~14 V，输出电压范围为0.6~5.5 V，可以输出的负载电流高达16 A，能够为FPGA芯片提供足够的持续电流。TPS74401是一款性能非常出色的线性稳压器，可以提供高达3 A的输出电流。TPS51200是一款支持拉/灌电流双倍速率的终端稳压器，可为DDR3芯片提供0.75 V电压。FPGA电源分配网络如图2所示。
-
图2 FPGA电源分配网络
-
12 V直流电压经LTM4644降压后转换成1.0，1.5，1.8 V输出；1.8 V电压再经过线性稳压器TPS74401后输出1.0，1.2，1.8 V电压，给ZYNQ等芯片供电。同时，1.8 V电压经TPS51200芯片后输出0.75 V电压，给DDR3芯片供电。
-
（2） 传输线阻抗影响分析
-
电源分配网络传输线上的轨道塌陷噪声以及电压噪声是由传输线阻抗产生的压降导致的。因此，为了使系统稳定工作，就必须使电源分配网络的阻抗足够低，从而保证芯片电源引脚端的电压稳定。电源分配网络的压降公式为
-
式中：Vdrop（f）表示随频率f变化的传输线压降；I（f）表示芯片上随频率f波动的电流；Z（f）表示芯片引脚端随频率f变化的传输线阻抗；VIC（f）表示芯片电源引脚端随频率f变化的电压；Vsta表示稳压电源输出的恒定电压。由式（1）和式（2）可以看出，芯片的电源引脚端无法得到恒定的电压，电压在到达芯片引脚之前就已经改变。通常芯片电源引脚上的电压变化必须被控制在一定范围内，这就要求传输线阻抗必须小于一个阈值。电压噪声容差Vrip应满足
-
其中
-
式中：VPDN（f）表示电源分配网络上随频率f变化的噪声压降；ZPDN（f）表示芯片引脚端与电源输出端之间随频率f变化的阻抗；ZMAX表示电源分配网络所容许的最大阻抗。目标阻抗的计算公式为
-
式中：VDD表示芯片的供电电压；Rrip表示芯片电源引脚端容许的纹波系数；Itra表示瞬时电流。Itra在芯片手册中很少给出，根据工程经验，通常认为瞬时电流为器件手册中规定的最大电流的1/2。
-
（3） 电源性能仿真验证
-
为验证设计的电源电路的性能，采用仿真软件Sigrity中的PowerDC组件进行电源仿真。为估计电源在极端情况下的工作状态，仿真结果取最差值。电路中导致压降产生的因素有很多，如线长、线宽、材料、阻抗等，所以需在相关影响因素已确定的情况下进行仿真。电源完整性设计主要考虑以下几个方面：对电源平面的阻抗、直流压降、电流密度进行有效控制；对电源分配网络的直流压降进行分析，以减小系统电源的噪声压降影响；对电源分配网络的电流分布进行分析，以消除系统中的过流；对电源分配网络的阻抗进行分析和优化，使之在一定频段内小于电源分配网络的目标阻抗。根据以上原则，按照电流流向路径，即电源芯片—滤波电感—电源层—负载端，进行电源电路的热仿真，仿真结果如图3所示，其中红色框选区域为电源芯片与滤波电感间的电流路径。
-
图3 电源电路及其热仿真结果
-
由图3可知，当电流从右侧电源芯片引脚经走线进入左侧滤波电感焊盘时，由于做了热隔离处理，进入电感焊盘的走线相比铜皮面积小很多，尤其在电流进入电感焊盘的前一段极细的走线时，电流密度达到峰值，导致压降变大。电流较大的焊盘如果必须热隔离，则应手动增加铜皮，增大电感焊盘走线宽度。同时该滤波电感为0603封装，封装尺寸限制了走线的宽度。在空间允许的情况下，大电流电源应尽量采用封装尺寸大的滤波元器件，这样可以在保证电源完整性的同时满足工艺热隔离要求。
-
将0603封装的滤波电感更换为1210封装的滤波电感，对优化后的电源电路进行热仿真，仿真结果如图4所示，其中红色框选区域为电源芯片与滤波电感间的电流路径。可以看出，电源芯片输出端至滤波电感输入端未出现明显压降。可见，采用了1210封装的滤波电感后，即使在采用热隔离焊盘的情况下，电源直流压降也很小。
-
优化后的电源性能仿真结果见表1。可知，终端电压与电源芯片理论输出电压之间的偏差很小。仿真结果表明，优化后的电源性能满足负载芯片的使用要求。
-
图4 优化后电源电路的热仿真结果
-
3 软件设计
-
通用测试系统的软件可分为上位机软件和下位机软件两部分。上位机软件负责人机交互命令的控制与实现、测试数据的实时分析与处理、测试结果的显示与存储等。下位机软件用于命令的解析以及待测板卡的控制等。接收上位机发送的指令后，通用测试系统解析该指令，对待测板卡进行控制及数据处理操作，并将数据包发送至上位机。上位机通过测试系统的返回数据判断数据链路的通断，并对测试获取的数据进行处理与结果显示。同时测试系统还可以通过调用不同的测试IP核实现对不同类型板卡的测试。通用测试系统的通信测试流程如图5所示。
-
4 测试验证
-
基于Labview测试软件和ZYNQ芯片构建了通用测试系统，待测板卡通过接口模块与通用测试系统连接。主要测试流程包括：a）根据待测板卡类型，通过上位机下载相应的测试程序；b）接收上位机指令，进入相应的测试程序；c）根据待测板卡类型，产生相应的时钟及控制信号，完成PL端的数据接收与PS端的数据预处理；d）测试结果及参数在存储器DDR3中进行缓存；e）根据数据协议，通过以太网口向上位机发送相应的测试数据并由上位机处理和显示。
-
图5 通信测试流程图
-
现以包括DSP、CPLD、FPGA等芯片的信号处理板卡为例进行测试验证。验证内容包括：a） 2路RS422、28路GPIO、1路CAN、5片DDR、2组EMIF等接口电路的功能；b） 数模转换芯片AD8568的4路模拟输入采样性能。
-
经测试验证，当输入信号频率为10 kHz时，AD8568的4路模拟输入的采样数据基本一致。以第一路测试数据为例，信噪比为90 dB、无杂散动态范围为92 dB、总谐波失真为93 dB等测试结果与芯片手册描述基本一致，满足使用要求，其余接口测试均通过。由于通用测试系统集成了多种类型的测试接口，测试过程无需反复接线更换测试环境。整个测试过程仅耗时10min左右，而相同情况下人工测试耗时1h左右。
-
5 结束语
-
本文针对现有板卡测试系统的不足，设计了基于ZYNQ芯片的通用板卡测试系统。该测试系统包含多种常用接口电路，多路低噪声稳压电源保证了高速信号的传输质量，从硬件上保证了板卡测试的可靠性。通过内置可升级的测试软件IP核，该系统可以针对不同类型板卡进行测试。同时，通过将AD/DA模块测试算法嵌入到测试软件中，实现了对测试板卡AD/DA模块性能参数的快速测试。通过试验验证可知，该通用测试系统具有可靠、稳定、通用性强的特点，能满足多类型板卡的测试需求。
-
参考文献
-
[1] 周博，刘文波． 通用数字电路板测试系统硬件设计[J]． 电子科技，2012，25(6)：110-114.
-
[2] 黄禹，平佳伟． 基于USB3.0的小型化通用测试平台设计[J]． 计算机测量与控制，2018，26(7)：48-51，103.
-
[3] 钱宏文，李凯，刘继祥． 基于ZYNQ+FPGA的ADC通用测试平台的设计与实现[J]． 通信技术，2019，52(11)：2829-2833.
-
[4] GOMEZ-CORNEJO J，ARANZABAL I，ROPERO I L，et al． A new methodology to manage FPGA distributed memory content via bitstream for Xilinx ZYNQ devices[J]． Electronics，2023，12(1)：12010102.
-
[5] 韩冰． 基于千兆以太网的接口转换模块的设计与实现[D]． 太原：中北大学，2022.
-
[6] 古月，姜威，刘跃泽，等． 基于ZYNQ的千兆以太网数据记录器设计[J]． 测控技术，2022，41(5)：94-99.
-
[7] 崔文涛． 基于时间交替采样的高速采集系统设计与实现[D]． 太原：中北大学，2022.
-
摘要
针对传统板卡测试系统测试效率低、通用性不强的问题，设计了一种基于ZYNQ芯片的通用数字测试系统。该系统以ZYNQ芯片为核心，嵌入了模数/数模转换芯片，集成了常用的GPIO、RS422、LVDS、CAN、以太网口等接口电路，并对电源电路进行了低噪声优化，保证了供电电压的稳定性。仿真与试验结果表明，该测试系统兼顾了测试通用性和测试效率，可以满足多种类型板卡的测试需求，并有效提高了板卡的测试效率。
Abstract
Aiming at the problems of low efficiency and low generality of traditional board test system, a universal board test system based on ZYNQ chip was designed. The system was based on ZYNQ chip, embedded with ADC/DAC chip, and integrated with common interface circuits such as GPIO, RS422, LVDS, CAN, Ethernet interface, and so on. The power supply voltage circuit was optimized for low noise to ensure the stability of the supply voltage. Simulation and test results show that the test system has both universality and efficiency. It can meet the test requirements of various types of boards, and effectively improve the test efficiency of boards.
